加州聖約瑟--(美國商業資訊)--半導體和消費電子產業領先的SoC實現解決方案廠商Atrenta Inc.今日宣布推出 Kit 3.0。該IP Kit採用SpyGlass® RTL平臺，一直是TSMC9000軟IP品質評估(QA)專案（有助於確保最高品質的軟IP模組）的基本要素。
TSMC的軟IP QA專案是TSMC和Atrenta的一項聯合專案，旨在部署一系列SpyGlass檢查，從而得出有關跨設計驗證多個關鍵領域的軟IP品質和性能的詳細報告。新的IP Kit採用SpyGlass 5.4.1版本，提高了可用性，具備對互動式使用模型的本地Tcl支援，並且符合GuideWare 3.0——一系列成熟的IP設計檢查和最佳實務。目前，已經有超過24家IP公司透過TSMC的QA計畫具備了SpyGlass Clean資格。
TSMC基礎設計行銷處資深處長Suk Lee表示：「在過去四年裡，軟IP QA專案一直向TSMC客戶提供高品質IP。新功能將為公司客戶一直期望的品質和效能指標提供更高的可信度和可見性。」
自2015年5月22日起即可從TSMC線上下載IP Kit 3.0。全新的IP Kit帶來一系列新功能，包括：
1) 時序限制(SDC)的生成和管理
2) 功率特性分析和進階功率最佳化
3) CDC路徑故障分析
4) Power Intent (UPF)完整性檢查
5) 實體Lint分析
6) 多重IP組態分析
7) 自動生成SpyGlass抽象模型（Lint、CDC、DFT、Constraints），支援在晶片級進行層次分析
Atrenta公司行銷副總裁Piyush Sancheti表示：「Atrenta非常高興繼續與TSMC合作發展壯大軟IP生態系統。現在，晶片設計商比以往任何時候都更加依賴於協力廠商IP。憑藉兩家公司的攜手合作，我們將為越來越多的IP供應商提供一條顯著提高用戶對其軟IP品質的信任途徑。」
關於Atrenta Inc.
Atrenta的SpyGlass Predictive Analyzer®（預測分析軟體平臺）能大幅提升世界領先半導體和消費電子公司的設計效率。複雜的單晶片系統(SoC)是推動當今消費電子革命的一大動力，該公司的專利解決方案能為複雜SoC嚴格的效能、能耗和面積要求提供早期的深入設計見解。全球有逾280家公司和數千名設計工程師依賴SpyGlass幫助在部署傳統的EDA工具前降低風險和成本。透過增加GenSys®和BugScope®，RTL修改和驗證效率也得到提高，能幫助工程師和管理員找到最快、成本最低的複雜SoC實作途徑。
SpyGlass源自Atrenta：見解、效率、信心。 www.atrenta.com
© 2015年Atrenta Inc.。保留所有權利。Atrenta、Atrenta標誌、SpyGlass、SpyGlass Predictive Analyzer、GenSys和BugScope均為Atrenta Inc.的註冊商標。所有其他標誌和名稱為各自所有者的財產。
本新聞稿包含前瞻性陳述。Atrenta不承擔任何更新或修改本新聞稿中前瞻性陳述的責任，也不會更新或修改本新聞稿中的前瞻性陳述。
原文版本可在businesswire.com上查閱：http://www.businesswire.com/news/home/20150601006758/en/
免責聲明：本公告之原文版本乃官方授權版本。譯文僅供方便瞭解之用，煩請參照原文，原文版本乃唯一具法律效力之版本。
聯絡方式：
Atrenta:
Danielle Arnold, 408-453-3333
danielle@atrenta.com
